IBM ha anunciado un logro histórico en la industria de semiconductores: la creación de la primera tecnología de chip por debajo de 1 nanómetro, específicamente en el nodo de 0.7nm o 7 angstroms. Este avance representa un hito que la industria tecnológica ha perseguido durante años, aunque es importante entender que el nombre del nodo ya no representa una medida física directa, sino más bien una generación tecnológica.
La innovación se basa en una arquitectura revolucionaria que IBM denomina "nanostack", descrita como la primera arquitectura de transistores tridimensional basada en nanoláminas de la industria. A diferencia del enfoque tradicional que distribuye los transistores en un plano horizontal reduciendo los espacios entre ellos, nanostack los apila y escalonea verticalmente mediante integración secuencial 3D. Esto permite acomodar más transistores en la misma superficie y, además, posibilita que los ingenieros utilicen diferentes combinaciones de materiales en cada capa apilada, optimizando el rendimiento y el consumo de energía de cada transistor de manera independiente.
Los números son impresionantes: el chip integra casi 100 mil millones de transistores en un trozo de silicio del tamaño de una uña, prácticamente el doble de densidad comparado con el chip de 2nm que IBM presentó en 2021. Según las proyecciones de la compañía basadas en resultados de investigación, este nuevo nodo ofrece hasta un 50% más de rendimiento o hasta un 70% mejor eficiencia energética en comparación con la generación anterior de 2nm. En investigación presentada en VLSI 2026, IBM demostró que nanostack logra un escalado del 40% en SRAM, la memoria rápida integrada en el chip que ha resistido la miniaturización en generaciones recientes y que es crucial para las demandas de alto ancho de banda de las cargas de trabajo de inteligencia artificial.
IBM validó la arquitectura mediante enlace dieléctrico en integración CMOS y demostró un inversor CMOS funcional, confirmando que la estructura puede construirse físicamente y no es solo una simulación. El trabajo se realizó en el complejo de investigación de Albany en el estado de Nueva York, que pronto albergará una herramienta de litografía High-NA EUV de ASML, considerada esencial para imprimir circuitos de este tamaño. Sin embargo, este es un hito de investigación y no un producto comercial, con IBM estimando que la producción podría comenzar en aproximadamente cinco años.
Fuente Original: https://thenextweb.com/news/ibm-sub-1-nanometer-chip-nanostack
Artículo generado mediante LaRebelionBOT
No hay comentarios:
Publicar un comentario